1. 중앙처리장치 (CPU)
2. 기억장치 (DRAM, SRAM, HDD, SSD.. etc)
3. 시스템 버스 (Data bus, Address bus, Control bus)
이들은 시스템 버스라는 Datapath로 연결되어 있으며, 이는 데이터와 명령 제어 신호를 각 장치로 실어 나르는 역할을 한다.
중앙처리장치 (CPU)
주기억장치(DRAM : Main memory)에서 인스트럭션과 데이터를 읽어와 처리하고 명령어의 수행 순서를 제어한다. CPU는 비교와 연산을 담당하는 ALU(Arithmetic and Logical Unit)와 인스트럭션의 해석과 실행을 담당하는 CU(Control Unit), 그리고 속도가 빠른 데이터 기억 장소인 레지스터와 DRAM의 버퍼 역할을 하는 작고 빠른 메모리인 SRAM(Cache memory)로 구성되어 있다.
기억장치
프로그램, 데이터, 연산의 중간 결과를 저장하는 장치. 주기억장치와 보조기억장치로 나누어진다.
- 주기억장치
Memory라 불리며 실행중인 프로그램에 필요한 데이터를 일시적으로 저장한다.
Memory는 보통 Main memory인 DRAM과 Cache memory인 SRAM로 구분되고, SRAM은 DRAM의 버퍼 역할을 한다.
SRAM은 DRAM에 비해 집적도가 낮고 가격도 더 비싸다. 집적도가 낮다는 것은, 단위 면적당 저장할 수 있는 데이터의 양이 적다는 것을 의미한다. SRAM의 경우, 빠른 속도의 엑세스 시간을 제공하기 위해 복잡한 회로 구조가 필요하여, 같은 면적에서 DRAM 보다 적은 데이터를 저장 할 수 있게 된다.
- 보조기억장치
HDD나 SSD를 말하는데, 주기억장치에 비해 속도는 느리지만 많은 자료를 영구적으로 보관할 수 있다.
시스템 버스
각 구성요소가 다른 구성요소로 데이터를 보낼 수 있도록 통로가 되어준다.
용도에 따라 데이터 버스, 주소 버스, 제어 버스로 나누어진다.
- 데이터 버스
CPU와 기타 장치 사이에서 데이터를 전달하는 통로
기억장치와 입출력장치의 명령어와 데이터를 CPU로 보내거나, CPU의 연산 결과를 기억장치와 입출력장치로 보내는 양방향버스이다.
- 주소 버스
데이터를 정확히 실어나르기 위해서는 기억장치 주소를 정해주어야한다.
주소버스는 CPU가 Main memory나 I/O 디바이스로 기억장치 주소를 전달하는 통로이기 때문에 단방향버스이다.
- 제어 버스
주소 버스와 데이터 버스는 모든 장치에 공유되기 때문에 이를 제어할 수단이 필요하다.
제어 버스는 CPU가 기억장치나 I/O 디바이스로 제어 신호를 전달하는 통로이다.
제어 버스는 읽기 동작과 쓰기 동작을 모두 수행하기 때문에 양방향버스이다.
'Computer Science > Computer Architecture' 카테고리의 다른 글
[Computer Architecture] CPU Datapath (CPU 데이터패스) (0) | 2024.07.28 |
---|---|
[Computer Architecture] Floating Point (부동 소수점) (0) | 2024.07.16 |
[Computer Architecture] Integer Arithmetic (정수 연산) (0) | 2024.07.11 |
[Computer Architecture] CPU Operation (CPU 작동 원리) (0) | 2024.07.07 |
[Computer Architecture] Performance (성능) (0) | 2024.07.07 |